Sinhroni števci in asinhroni števci

Na področju digitalne elektronike je "števec" sekvenčno logično vezje. Vezje je sestavljeno iz serije flip-flopov:elektronskih vezij, ki imajo dva stabilna stanja, od katerih vsak ustreza enemu od dveh alternativnih vhodnih signalov. Tokokrogi lahko krožijo skozi zaporedje stanj. Obstajata dve vrsti števcev:sinhroni in asinhroni.

Sinhroni števci

Sinhroni števci so običajno sestavljeni iz pomnilniškega elementa, ki je implementiran z uporabo flip-flopov, in kombinacijskega elementa, ki je tradicionalno implementiran z uporabo logičnih vrat. Logična vrata so logična vezja z enim ali več vhodnimi priključki in enim izhodnim priključkom, v katerih se izhod preklaplja med dvema napetostnima nivojema, določenima s kombinacijo vhodnih signalov. Uporaba logičnih vrat za kombinacijsko logiko običajno zniža stroške komponent za števčna vezja na absolutni minimum, zato ostaja priljubljen pristop.

Utrip ure

Sinhroni števci imajo notranjo uro, asinhroni števci pa ne. Posledično vse flip-flope v sinhronskem števcu poganja en sam, skupni taktni impulz. V asinhronem števcu prvi flip-flop poganja impulz zunanje ure, vsak naslednji flip-flop pa poganja izhod prejšnjega flip-flopa v zaporedju. To je bistvena razlika med sinhronimi in asinhronimi števci.

Asinhroni števci

Asinhroni števci, znani tudi kot števci valovanja, so enostavnejši tip, saj zahtevajo manj komponent in manj vezij kot sinhroni števci. Asinhrone števce je lažje sestaviti kot njihove sinhrone dvojnike, vendar odsotnost notranje ure prinaša tudi več večjih pomanjkljivosti. Natikači v asinhronem števcu spreminjajo stanja ob različnih časih, zato se zakasnitve pri spreminjanju iz enega stanja v drugo – znane kot zakasnitve širjenja – seštejejo in ustvarijo skupno zakasnitev. Več flip-flopov vsebuje asinhroni števec, večja je skupna zakasnitev.

Premisleki

Običajno so asinhroni števci manj uporabni kot sinhroni števci v zapletenih visokofrekvenčnih sistemih. Nekatera integrirana vezja se odzovejo hitreje kot druga, tako da lahko, če pride do zunanjega dogodka blizu prehoda med stanji – ko so nekatera integrirana vezja, vendar ne vsa, spremenila stanje – povzroči napake v števcu. Takšne napake je težko predvideti zaradi naključno spremenljive časovne razlike med dogodki. Poleg tega lahko zamude pri širjenju otežijo elektronsko zaznavanje ali dekodiranje izhodnega stanja asinhronega števčnega vezja.